西安科技大学学报

2005, (02) 232-235

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

数字锁相环的ASIC设计
Design of a new digital PLL in ASIC algorithm

王勉华,程勇,傅永耀

摘要(Abstract):

根据锁相环的特点,提出了利用ASIC算法设计数字锁相环DPLL。在对其进行严格数学推导和分析的基础上,在FPGA上得以实现。从原理上分析了稳态误差的减小和稳态建立的过程,最后给出了利用VHDL语言编程仿真的结果。整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果。

关键词(KeyWords): 数字锁相环;可编程逻辑器件;硬件描述语言;片上系统

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 王勉华,程勇,傅永耀

Email:

DOI: 10.13800/j.cnki.xakjdxxb.2005.02.026

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享